4 GHz(双税数据速率 - DDR 模式)
25 mVp-p~ 0.75 Vp-p(单端, 50 Ω 端接阻抗)
50 mVp-p~ 1.5 Vp-p(差分模式, 100 Ω 端接阻抗
±2% 的设置值 ≥ 100 mVp-p
±5% 的设置值 p-p
±(2% 的偏置 + 10 mV); ((OutP + OutN)/2), (共模)
±20 mV; (OutP - OutN), (差分模式)
25 mVp-p~ 1.5 Vp-p(单端,50 Ω 端接阻抗)
50 mVp-p~ 3.0 Vp-p(差分模式,100 Ω 端接阻抗)
±2% 的设置值≥ 100 mVp-p
±(2% 的偏置 + 10 mV); ((OutP + OutN)/2),(共模)
±20 mV;(OutP - OutN),(差分模式)
±0.5 dBm
-85 dBm ~ +10 dBm (10 MHz ~ 3.5 GHz)
-50 dBm ~ +10 dBm (>3.5 GHz ~ 5 GHz)
1.25 Gb/s
p-p单端
SFDR 是直接生成的载频的函数。不包括谐波。
粤公网安备 44030702000865号